硬件工程师面试试题

发表于:2022-06-29 02:39:10 来源:8亿彩最新版 作者:8亿彩app下载

  3、最基本的如三极管曲线、描述反馈电路的概念,列举他们的应用。(仕兰微电子)

  5、负反馈种类(电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);负反 馈的优点(降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非 线性失真,有效地扩展放大器的通频带,自动调节作用)(未知)

  7、频率响应,如:怎么才算是稳定的,如何改变频响曲线的几个方法。(未知)

  9、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优缺 点,特别是广泛采用差分结构的原因。(未知)

  10、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量。(未知)

  12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的 运放电路。(仕兰微电子)

  14、给出一个简单电路,让你分析输出电压的特性(就是个积分电路),并求输出端某点 的 rise/fall时间。(Infineon笔试试题)

  15、电阻R和电容C串联,输入电压为R和C之间的电压,输出电压分别为C上电压和R上电 压,要求制这两种电路输入电压的频谱,判断这两种电路何为高通滤波器,何为低通滤 波器。当RCT时,给出输入电压波形图,绘制两种电路的输出波形图。(未知)

  19、在CMOS电路中,要有一个单管作为开关管精确传递模拟低电平,这个单管你会用P管 还是N管,为什么?(仕兰微电子)

  20、给出多个mos管组成的电路求5个点的电压。(Infineon笔试试题)

  21、电压源、电流源是集成电路中经常用到的模块,请画出你知道的线路结构,简单描述 其优缺点。(仕兰微电子)

  面试题)24、晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期....) (华为

  面试题)25、LC正弦波振荡器有哪几种三点式振荡电路,分别画出其原理图。(仕兰微电子)

  30、如果公司做高频电子的,可能还要RF知识,调频,鉴频鉴相之类,不一一列举。(未知)

  31、一电源和一段传输线相连(长度为L,传输时间为T),画出终端处波形,考虑传输线 无损耗。给出电源电压波形图,要求绘制终端波形图。(未知)

  35、实际工作所需要的一些技术知识(面试容易问到)。如电路的低功耗,稳定,高速如何做到,调运放,布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问,肯定会问得很细(所以别把什么都写上,精通之类的词也别用太多了),这个东西各个人就 不一样了,不好说什么了。(未知) {{分页}}

  同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。

  硬件特性上有什么具体要求?(汉王笔试)线与逻辑是两个输出信号相连可以实现与的功能。在

  硬件上,要用oc门来实现,由于不用 oc门可能使灌电流过大,而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。4、什么是Setup 和Holdup时间?(汉王笔试)

  6、解释setup time和hold time的定义和在时钟信号延迟时的变化。(未知)

  Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发 器的时钟信号上升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。 保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。如果hold time 不够,数据同样不能被打入触发器。

  建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟边沿前,数据信 号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话,那么DFF将不能正确地采样到数据,将会出现 metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时 间,那么超过量就分别被称为建立时间裕量和保持时间裕量。

  8、说说对数字逻辑中的竞争和冒险的理解,并举例说明竞争和冒险怎样消除。(仕兰微 电子)

  在组合逻辑中,由于门的输入信号通路中经过了不同的延时,导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法:一是添加布尔式的消去项,二是在芯片外部加电容。

  10、你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?(汉王笔试)

  常用逻辑电平:12V,5V,3.3V;TTL和CMOS不可以直接互连,由于TTL是在0.3-3.6V之间,而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。

  亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚

  稳态时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平

  上。在这个稳定期间,触发器输出一些中间级电平,或者可能处于振荡状态,并且这种无

  15、给了reg的setup,hold时间,求中间组合逻辑的delay范围。(飞利浦-大唐笔试)

  16、时钟周期为T,触发器D1的建立时间最大为T1max,最小为T1min。组合逻辑电路最大延

  迟为T2max,最小为T2min。问,触发器D2的建立时间T3和保持时间应满足什么条件。(华

  定最大时钟的因素,同时给出表达式。(威盛VIA 2003.11.06 上海笔试试题)

  18、说说静态、动态时序模拟的优缺点。(威盛VIA 2003.11.06 上海笔试试题)

  19、一个四级的Mux,其中第二级信号为关键信号 如何改善timing。(威盛VIA

  20、给出一个门级的图,又给了各个门的传输延时,问关键路径是什么,还问给出输入,

  21、逻辑方面数字电路的卡诺图化简,时序(同步异步差异),触发器有几种(区别,优

  22、卡诺图写出逻辑表达使。(威盛VIA 2003.11.06 上海笔试试题)

  26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大?(仕兰微电子)

  34、画出CMOS电路的晶体管级电路图,实现Y=A*B+C(D+E)。(仕兰微电子)

  36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现(实际上就是化

  37、给出一个简单的由多个NOT,NAND,NOR组成的原理图,根据输入波形画出各点波形。

  38、为了实现逻辑(A XOR B)OR (C AND D),请选用以下逻辑中的一种,并说明为什

  42、A,B,C,D,E进行投票,多数服从少数,输出是F(也就是如果A,B,C,D,E中1的个数比0

  多,那么F输出为1,否则F为0),用与非门实现,输入数目没有限制。(未知)

  45、用逻辑们画出D触发器。(威盛VIA 2003.11.06 上海笔试试题)

  59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器,15进制的呢?(仕兰

  60、数字电路设计当然必问Verilog/VHDL,如设计计数器。(未知)

  64、可编程逻辑器件在现代电子设计中越来越重要,请问:a) 你所知道的可编程逻辑器

  件有哪些? b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。(汉王笔试)

  66、用VERILOG或VHDL写一段代码,实现10进制计数器。(未知)

  67、用VERILOG或VHDL写一段代码,实现消除一个glitch。(未知)

  68、一个状态机的题目用verilog实现(不过这个状态机画的实在比较差,很容易误解

  70、画状态机,接受1,2,5分钱的卖报机,每份报纸5分钱。(扬智电子笔试)

  71、设计一个自动售货机系统,卖soda水的,只能投进三种硬币,要正确的找回钱

  数。 (1)画出fsm(有限状态机);(2)用verilog编程,语法要符合fpga设计

  72、设计一个自动饮料售卖机,饮料10分钱,硬币有5分和10分两种,并考虑找零:(1)

  画出fsm(有限状态机);(2)用verilog编程,语法要符合fpga设计的要求;(3)设计

  73、画出可以检测10010串的状态图,并verilog实现之。(威盛)

  a为输入端,b为输出端,如果a连续输入为1101则b输出为1,否则为0。

  75、用verilog/vddl检测stream中的特定字符串(分状态用状态机写)。(飞利浦-大唐

  76、用verilog/vhdl写一个fifo控制器(包括空,满,半满信号)。(飞利浦-大唐笔试)

  77、现有一用户需要一种集成电路产品,要求该产品能够实现如下功能:y=lnx,其中,x

  为4位二进制整数输入信号。y为二进制小数输出,要求保留两位小数。电源电压为3~5v假

  设公司接到该项目后,交由你来负责该产品的设计,试讨论该产品的设计全程。(仕兰微

  79、给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9

  -14b),问你有什么办法提高refresh time,总共有5个问题,记不起来了。(降低温

  1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路

  ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。根据一

  个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。与

  制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线、什么叫做OTP片、掩膜片,两者的区别何在?(仕兰微面试题目)

  逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路;将初级仿真 中所没有考虑的门沿(gates delay)反标到生成的门级网表中,返回电路仿真阶段进行再 仿真。最终仿真结果生成的网表称为物理网表。

  13、是否接触过自动布局布线?请说出一两种工具软件。自动布局布线需要哪些基本元 素?(仕兰微面试题目)

  15、列举几种集成电路典型工艺。工艺上常提到0.25,0.18指的是什么?(仕兰微面试题 目)

  18、描述CMOS电路中闩锁效应产生的过程及最后的结果?(仕兰微面试题目)

  22、什么是NMOS、PMOS、CMOS?什么是增强型、耗尽型?什么是PNP、NPN?他们有什么差

  23、硅栅COMS工艺中N阱中做的是P管还是N管,N阱的阱电位的连接有什么要求?(仕兰微

  24、画出CMOS晶体管的CROSS-OVER图(应该是纵剖面图),给出所有可能的传输特性和转

  29、写schematic note(?), 越多越好。(凹凸的题目和面试)

  31、太底层的MOS管物理特***觉一般不大会作为笔试面试题,因为全是微电子物理,公

  式推导太罗索,除非面试出题的是个老学究。IC设计的话需要熟悉的软件: Cadence,

  1、简单描述一个单片机系统的主要组成模块,并说明各模块之间的数据流流向和控制流

  P2.3参加译码,基本地址范围为3000H-3FFFH。该2716有没有重叠地址?根据是什么?若

  3、用8051设计一个带一个8*16键盘加驱动八个数码管(共阳)的原理图。(仕兰微面试

  4、PCI总线的含义是什么?PCI总线的主要特点是什么? (仕兰微面试题目)

  7、要用一个开环脉冲调速系统来控制直流电动机的转速,程序由8051完成。简单原理如

  下:由P3.4输出脉冲的占空比来控制转速,占空比越大,转速越快;而占空比由K7-K0八

  个开关来设置,直接与P1口相连(开关拨到下方时为0,拨到上方时为1,组成一个八

  芯片组(Chipset)是主板的核心组成部分,按照在主板上的排列位置的不同,通常分为

  北桥芯片和南桥芯片。北桥芯片提供对CPU的类型和主频、内存的类型和最大容量、

  ISA/PCI/AGP插槽、ECC纠错等支持。南桥芯片则提供对KBC(键盘控制器)、RTC(实时时

  能源管理)等的支持。其中北桥芯片起着主导性的作用,也称为主桥(Host Bridge)。

  除了最通用的南北桥结构外,目前芯片组正向更高级的加速集线架构发展,Intel的

  8xx系列芯片组就是这类芯片组的代表,它将一些子系统如IDE接口、音效、MODEM和USB直

  接接入主芯片,能够提供比PCI总线、如果简历上还说做过cpu之类,就会问到诸如cpu如何工作,流水线之类的问题。

  12、请画出微机接口电路中,典型的输入设备与微机接口逻辑示意图(数据接口、控制接

  16、RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?) (华为面试题)

  多大?若采用8KHZ的采样频率,并采用8bit的PCM编码,则存储一秒钟的信号数据量有多

  3、如果模拟信号的带宽为 5khz,要用8K的采样率,怎么办? (lucent) 两路?

  6、给出一时域信号,要求(1)写出频率分量,(2)写出其傅立叶变换级数;(3)当波

  形经过低通滤波器滤掉高次谐波而只保留一次谐波时,画出滤波后的输出波形。(未知)

  7、sketch 连续正弦信号和连续矩形波(都有图)的傅立叶变换 。(Infineon笔试试题)

  也可以自己设计一个简单的数字信号处理系统,并描述其功能及用途。(仕兰微面试题

  (n)的z变换;b.问该系统是否为稳定系统;c.写出FIR数字滤波器的差分方程;(未知)

  5、DSP和通用处理器在结构上有什么不同,请简要画出你熟悉的一种DSP结构图。(信威

  6、说说定点DSP和浮点DSP的定义(或者说出他们的区别)(信威dsp软件面试题)

  8、请写出【-8,7】的二进制补码,和二进制偏置码。用Q15表示出0.5和-0.5.(信威

  11、有一个LDO芯片将用于对手机供电,需要你对他进行评估,你将如何设计你的测试项

  12、某程序在一个嵌入式系统(200M CPU,50M SDRAM)中已经最优化了,换到零一个系

  13、请简要描述HUFFMAN编码的基本原理及其基本的实现方法。(仕兰微面试题目)

  19、用一种编程语言写n!的算法。(威盛VIA 2003.11.06 上海笔试试题)

  27、一个农夫发现围成正方形的围栏比长方形的节省4个木桩但是面积一样.羊的数目和正 方形围栏的桩子的个数一样但是小于36,问有多少羊?(威盛)

  28、C语言实现统计某个cell在某.v文件调用的次数(这个题目真bt) (威盛VIA

  31、给出一个堆栈的结构,求中断后显示结果,主要是考堆栈压入返回地址存放在低端地 址还是高端。(未知)

  33、设计一个类,使得该类任何形式的派生类无论怎么定义和实现,都无法产生任何对象 实例。(IBM)

  2、说出你的最大弱点及改进方法。(威盛VIA 2003.11.06 上海笔试试题)

  3、说出你的理想。说出你想达到的目标。 题目是英文出的,要用英文回答。(威盛VIA 2003.11.06 上海笔试试题)

  4、我们将研发人员分为若干研究方向,对协议和算法理解(主要应用在网络通信、图象 语音压缩方面)、电子系统方案的研究、用MCU、DSP编程实现电路功能、用ASIC设计技术 设计电路(包括MCU、DSP本身)、电路功能模块设计(包括模拟电路和数字电路)、集成 电路后端设计(主要是指综合及自动布局布线技术)、集成电路设计与工艺接口的研究。